平行運算需要多執(zhí)行緒、多核心和分布處理能力。其中，分散式處理(distributed parallel solution)可以采用不同的計算設備，可具備數(shù)百個CPU，我們就可以同時處理大量的分區(qū)模組。實際上，我們看到一些客戶正在推動5百萬以上instance的分區(qū)模組。事實上，Cadence已可以支援具有16個CPU、分區(qū)密度達1千萬 instance的模組。這就是我們所介紹的核心技術以及其的主要不同點。

Innovus系統(tǒng)概念圖

FinFET制程也許可以推動PPA。那么，Cadence的工具又如何提升PPA?在動態(tài)功耗方面又如何最佳化?

通常來說，當制程由平面轉移到FinFET時，你必須最佳化PPA中的功耗性能和面積。而FinFET元件本身就有面積優(yōu)勢以及更快更好的轉換速率。

最初推出FinFET的動機有兩個：一是節(jié)省晶片30%的功耗，二是減小面積，進而提高性能。所以FinFET晶片的功耗最佳化跟以往的平面制程晶片有顯著的差別。以前我們必須要最佳化兩個部分：動態(tài)功耗和漏電功耗，尤其是漏電功耗，因為溝道變得越來越小。但現(xiàn)在FinFET本身就解決了漏電功耗的問題，動態(tài)功耗就變成一個非常重要的問題。

易用性高的設備有多種多樣的模式。比如手機有待機模式，那時漏電功耗就成為主要的問題，而當動態(tài)功耗變得越來越重要時，它就成為最主要的模式。所以，現(xiàn)在不能再僅僅只是最佳化動態(tài)功耗或者漏電功耗，你必須要最佳化整個功耗。

當最佳化整個功耗時你需要一些智慧工具來識別晶片的狀態(tài)，然后才能做出最佳化動態(tài)功耗或者漏電功耗的正確決定。