同時，FPGA接收到的高速ADC數(shù)據(jù)需要實時地寫入到存儲器中，以8-bit，1 GSa/s的ADC為例，其輸出數(shù)據(jù)的吞吐率為1 GByte/s。Zynq-7000支持常用的DDR2、DDR3等低成本存儲器，最高DDR3接口速率可達1066 MT/s，因此，使用單片DDR3即可滿足實時存儲上述ADC輸出數(shù)據(jù)的要求。而且，Zynq-7000支持PL共享PS的存儲器，只要給PS部分預留足夠的存儲器帶寬，剩余帶寬用于存儲ADC數(shù)據(jù)，無須在PL部分再外掛存儲器，降低了成本。

更為重要的是，基于Zynq-7000中豐富的可編程邏輯資源（XC7Z020中為85k等效邏輯單元），SDS1000X-E集成高靈敏度、低抖動、零溫漂的數(shù)字觸發(fā)系統(tǒng)，使得其觸發(fā)更為準確；各種智能觸發(fā)功能如斜率、脈寬、視頻、超時、欠幅、碼型等，能幫助用戶更精確地隔離出感興趣的波形；總線協(xié)議觸發(fā)甚至能直接用符合條件的總線事件（如I2C總線的起始位，或UART的特定數(shù)據(jù)）作為觸發(fā)條件，極大地方便調試。

模擬觸發(fā)                                  數(shù)字觸發(fā)