在Memory Designer中，只需要一張原理圖便可以分別進行通道和瞬態(tài)仿真。而由于總線形式的使用，則將傳統(tǒng)設置方法所需的數(shù)小時，縮減至數(shù)分鐘，同時也減小了設置錯誤的風險。
此外，Memory Designer中的DDR BUS仿真器，可以根據(jù)信號的上升與下降，使用對應的階躍響應，獲得正確的波形。如下圖所示，DDR BUS仿真器在上升沿與下降沿不對稱的情況下，有很高的精確度。
另一方面，基于Keysight成熟的通道仿真算法，DDR BUS仿真器可以根據(jù)AMI模型中的均衡算法，對信號進行均衡，同時可以準確預測在低誤碼率情況下的抖動對信號的影響。在下圖中也可以發(fā)現(xiàn)，當DQ與DQS存在時間差時，會造成眼圖的偏移。
05 ADS DDR5仿真實例
圖中顯示了在ADS Memory Designer環(huán)境中DDR5基本的仿真結構，所有信號以總線形式連接，設置過程只需要短短幾分鐘。其中控制器和內存模塊都使用了IBIS-AMI模型，并且允許對AMI模型中的參數(shù)進行編輯。
圖中顯示了DDR5在ADS Memory Designer 中的仿真結果?？梢园l(fā)現(xiàn)，經(jīng)過AMI模型中均衡算法處理的DQ信號，眼圖張開程度明顯增加。
