30Gsps 6bit DAC的芯片面積為3mm x 2.8mm，采用了分段式電流舵DAC架構(gòu)。該芯片集成24路高速串行數(shù)據(jù)接收器，以及4-1MUX高速電路，支持在30GSps采樣率下全速率輸出。該芯片還集成了占空比校正和延遲偏差校準電路。測試結(jié)果表明芯片在30Gsps 采樣率下工作時，低頻無雜散動態(tài)范圍(SFDR)達到44dBc，在第一奈奎斯特區(qū)內(nèi)SFDR大于28.5dBc。芯片總功耗6.2W。
圖1. 30Gsps 6bit ADC的實物照片和高頻測試結(jié)果
關鍵詞:儀器儀表 測試測量 30Gsps超高速數(shù)據(jù)轉(zhuǎn)換器 瀏覽量：472
聲明：凡本網(wǎng)注明"來源：儀商網(wǎng)"的所有作品，版權(quán)均屬于儀商網(wǎng)，未經(jīng)本網(wǎng)授權(quán)不得轉(zhuǎn)載、摘編使用。
經(jīng)本網(wǎng)授權(quán)使用，并注明"來源：儀商網(wǎng)"。違反上述聲明者，本網(wǎng)將追究其相關法律責任。
本網(wǎng)轉(zhuǎn)載并注明自其它來源的作品，歸原版權(quán)所有人所有。目的在于傳遞更多信息，并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性，不承擔此類作品侵權(quán)行為的直接責任及連帶責任。如有作品的內(nèi)容、版權(quán)以及其它問題的，請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系，否則視為放棄相關權(quán)利。
本網(wǎng)轉(zhuǎn)載自其它媒體或授權(quán)刊載，如有作品內(nèi)容、版權(quán)以及其它問題的，請聯(lián)系我們。相關合作、投稿、轉(zhuǎn)載授權(quán)等事宜，請聯(lián)系本網(wǎng)。
QQ：2268148259、3050252122。
