其中VDD - VDS_high表示電源軌電壓和高壓端場效應晶體管FET上的壓降。需要注意，在開啟期間，由于VDD是固定的，而VDS_high是高壓端場效應晶體管FET本體二極管上的電壓，所以這個量是恒定的。

■ Rshunt是分流電阻

■ ID是根據(jù)Rshunt上的壓降測得的漏極電流

■ dID/dt 是測得的漏極電流變化率

■ Leff是整個電源回路的有效電感

如上所述，在開啟期間，VDD-VDS_high實際上是恒定的。Rshunt和Leff也是恒定的。這意味著模擬的VDS_low走線波形是ID的函數(shù)。

配置完參數(shù)后，用戶按下WBG的deskew按鈕。系統(tǒng)將根據(jù)指定的參數(shù)和漏極電流生成VDS的數(shù)學模型。該波形將顯示在屏幕上。

圖4. 根據(jù)ID計算出的VDS對齊波形與測量的VDS波形進行比較。偏移是對齊波形和測量波形之間的時間差。計算出偏斜后，就可以從ID波形中去除偏斜

如上圖所示，有效電感Leff考慮到了整個環(huán)路的“疊加”。因此，Leff通常是未知的，而這個參數(shù)需要反復調(diào)整。簡單地將糾偏過程反復運行，并對Leff進行調(diào)整，直到計算出的對齊波形和測量出的VDS波形具有相同的形狀。如果計算出的VDS對齊波形與測量的VDS波形在形狀上存在差異，可以調(diào)整參數(shù)并再次運行校準時間偏差。

一旦參數(shù)設置準確，對齊波形和測量波形將具有相同的形狀，系統(tǒng)就能確定并糾正偏斜。偏斜值顯示在Deskew設置中，并自動應用于連接VDS信號的通道。

這一新流程可以準確地計算偏斜值，并將時序偏差校準時間從一小時或更長時間縮短到5至10分鐘。