CDR的背景

隨著5G/數(shù)據(jù)中心的高速發(fā)展，光傳輸向著更高速率、更低延時(shí)演進(jìn)，這就要求對(duì)應(yīng)的光模塊經(jīng)過(guò)傳輸后盡量減小失真，以便在接收端將信號(hào)完整地再生出來(lái)。從10G長(zhǎng)距到25G,再到50G/200G/400G PMA4，由于光纖傳輸鏈路線性/非線性效應(yīng)，因此需要引入時(shí)鐘數(shù)據(jù)恢復(fù)技術(shù)（CDR：Clock Data Recovery）。

CDR的原理

時(shí)鐘恢復(fù)（CDR）的原理：

首先，利用本地產(chǎn)生的多相位時(shí)鐘對(duì)數(shù)據(jù)多次采樣，判斷數(shù)據(jù)比特的邊沿，并通過(guò)PLL將時(shí)鐘邊沿與其對(duì)齊，從而實(shí)現(xiàn)與數(shù)據(jù)同頻率、同相位時(shí)鐘的恢復(fù)。

其次，利用已同步時(shí)鐘的最優(yōu)相位對(duì)輸入數(shù)據(jù)采樣，使其實(shí)現(xiàn)最高的輸入信噪比，并把采樣結(jié)果作為已恢復(fù)數(shù)據(jù)輸出。

時(shí)鐘是數(shù)字通信的基礎(chǔ)，在設(shè)備發(fā)射端，數(shù)據(jù)是根據(jù)時(shí)鐘的節(jié)拍，一拍一拍拍出來(lái)的。同樣在接收端，數(shù)據(jù)也是根據(jù)時(shí)鐘的邊沿（上升沿/下降沿）來(lái)采樣獲得的。

圖1

如果沒(méi)有時(shí)鐘做標(biāo)定，一連長(zhǎng)串的數(shù)據(jù)沒(méi)有意義，如上圖，是101，還是110011？如何解決這個(gè)問(wèn)題呢？

1）隨路時(shí)鐘（trigger）, 不需要額外的時(shí)鐘恢復(fù)，但是需要多一路時(shí)鐘信道。

圖2

2）時(shí)鐘恢復(fù)，需要接收端具備時(shí)鐘恢復(fù)的能力。那么如何從串行數(shù)據(jù)中提取時(shí)鐘呢？

CDR結(jié)構(gòu)組成

CDR核心--鎖相環(huán)（PLL：Phase Lock Loop）

數(shù)據(jù)經(jīng)過(guò)CDR恢復(fù)的時(shí)鐘再生以后，變成理想信號(hào)，這個(gè)比較容易理解。重點(diǎn)就是這個(gè)時(shí)鐘是怎么恢復(fù)出來(lái)的，這個(gè)也就是CDR的核心部分，即鎖相環(huán)PLL。

圖3

鎖相環(huán)有3個(gè)部分組成：鑒相器、低通濾波器、壓控振蕩器（VCO）。

鑒相器PD（Phase Detector/phase comparator）

圖4 PD/CP示意圖

經(jīng)過(guò)鑒相器以后，頻差（或者相差）再經(jīng)過(guò)低通濾波器的積分，就以電壓的形式控制VCO的輸出頻率。VCO（壓控振蕩器）是一個(gè)電壓控制頻率輸出的器件。實(shí)質(zhì)上這個(gè)過(guò)程就是一個(gè)電壓反饋回路：

1）當(dāng)時(shí)鐘頻率低于輸入信號(hào)頻率時(shí)，電壓越來(lái)越大（PWM占空比增大，高電平占比增多），VCO輸出頻率提高，時(shí)鐘加快；

2）當(dāng)時(shí)鐘頻率高于輸入信號(hào)時(shí)候，電壓越來(lái)越?。≒WM占空比減小，低電平占比增多），VCO輸出頻率減小，時(shí)鐘減慢；

通過(guò)以上兩個(gè)過(guò)程，實(shí)現(xiàn)動(dòng)態(tài)平衡，最終VCO輸出的頻率鎖定（等于）輸入信號(hào)的頻率。

圖5 頻率相位鎖定

上圖DATA IN是理想的010101電平。但是實(shí)際上數(shù)據(jù)輸入可能是11001100011100001111，有長(zhǎng)連0，長(zhǎng)連1的。那么此時(shí)該如何處理呢？

對(duì)于數(shù)字邏輯來(lái)說(shuō)頻率最快的是0101，如果出現(xiàn)了長(zhǎng)連0或者長(zhǎng)連1以后，我們可以理解為此刻信號(hào)的頻率變低了：

經(jīng)過(guò)鑒相后PD OUT有長(zhǎng)高/長(zhǎng)低電平，此時(shí)VCO頻率會(huì)降低，時(shí)鐘就會(huì)減慢；

時(shí)鐘減慢后，此時(shí)PD OUT又出現(xiàn)了高電平，又需要將時(shí)鐘變快，如此反復(fù)調(diào)節(jié)完成動(dòng)態(tài)的平衡，最終時(shí)鐘鎖定。

我們知道鎖相環(huán)里面的低通濾波器是個(gè)積分器，上面出現(xiàn)的有限的連0和連1，不會(huì)改變VCO的電壓，因?yàn)榉e分器需要一定的時(shí)間才能引起VCO上電壓的變化。如果連續(xù)的連0或者連1太多，將會(huì)導(dǎo)致VCO上的電壓發(fā)生改變，就會(huì)引起失鎖。