隨著電子技術的飛速發(fā)展，電子元器件正朝著微型化、高集成度、多功能化、高功率密度的方向發(fā)展。后摩爾時代，集成電子器件的規(guī)模越來越大，一個芯片核中集成幾十億只晶體管，由此帶來芯片的時鐘頻率不斷提高，供電電壓在不斷降低，相應的功率和電流量級顯著提高。供電電路的品質或者說電源完整性的測試與驗證，正愈來愈成為影響設計成敗的關鍵因素。本文將結合仿真分析的方法，介紹一種電源完整性的測試方法。
1 電源完整性測試的現狀
電源完整性是指電源供給的準確性和穩(wěn)定性。實際的電路設計中，由于晶體管的開關以及實際互連線的特性等原因導致電源在一定范圍內波動。當實際供電值高于波動上限時，就會引起芯片工作的可靠性問題；當實際供電值低于下限時會導致芯片的工作性能降低甚至不能工作；當電壓波動幅度較大時，可能會直接影響相關電路的信號質量。基于上述這些問題，隨著單板高速高密度的發(fā)展，電源完整性已經成為制約設計的一個重要因素。在硬件設計和調測過程中，必須首先保證電源電路高質量工作。高速電路的設計復雜性使得電源完整性的測試工作也變得很困難。電路中電源的可測試點繁多，對于只有幾十毫伏的電源波動，不同的工程師也往往會得到不同的結果。因此如何采用正確的測試方法對電源完整性進行測試分析成為設計保證的前提。
2 電源完整性測試方法分析
2.1 電源測試的主要參數
PCB板上實現的電源網絡結構比較復雜，其中包括供電芯片、負載芯片、濾波電容、互連走線以及各部分的寄生參數等，電源網絡的等效電路圖如圖1所示。
