總線(xiàn)顯性時(shí)，收發(fā)器內(nèi)部Q1、Q2導(dǎo)通，CANH、CANL之間產(chǎn)生壓差；隱性時(shí)，Q1、Q2截止，CANH、CANL處于無(wú)源狀態(tài)，壓差為0。
總線(xiàn)若無(wú)負(fù)載，隱性時(shí)差分電阻阻值很大，外部的干擾只需要極小的能量即可令總線(xiàn)進(jìn)入顯性（一般的收發(fā)器顯性門(mén)限最小電壓僅500mV）。為提升總線(xiàn)隱性時(shí)的抗干擾能力，可以增加一個(gè)差分負(fù)載電阻，且阻值盡可能小，以杜絕大部分噪聲能量的影響。然而，為了避免需要過(guò)大的電流總線(xiàn)才能進(jìn)入顯性，阻值也不能過(guò)小。
確?？焖龠M(jìn)入隱性狀態(tài)
在顯性狀態(tài)期間，總線(xiàn)的寄生電容會(huì)被充電，而在恢復(fù)到隱性狀態(tài)時(shí)，這些電容需要放電。如果CANH、CANL之間沒(méi)有放置任何阻性負(fù)載，電容只能通過(guò)收發(fā)器內(nèi)部的差分電阻放電。我們?cè)谑瞻l(fā)器的CANH、CANL之間加入一個(gè)220PF的電容進(jìn)行模擬試驗(yàn)，位速率為500kbit/s，波形如圖2、圖3。
圖2
圖3
