VCLK：像素時鐘信號，每個脈沖填充1個像素點；
VDEN：數(shù)據(jù)使能信號，高電平時，填充數(shù)據(jù)有效；
VD[23:0]：LCD像素數(shù)據(jù)輸出端口。
LEND：行結(jié)束信號；
以一個1024X768像素的LCD屏為例，完整顯示一屏圖像的信號，必須包含1個VSYNC周期、768個有效HSYNC周期，每個VDEN高電平包含1024個像素時鐘信號。顯示出現(xiàn)問題可通過幀同步信號、行同步信號的頻率、占空比、延時、每個VSYNC周期包含的HSYNC周期數(shù)、VDEN周期包含的VSCLK周期數(shù)進行排查。
二、使用ZDS4054Plus示波器解決LCD顯示異常實例
1、圖片疊加、重復(fù)
現(xiàn)象：LCD顯示上大范圍的圖像出現(xiàn)錯位、疊加或者重復(fù)；
成因：出現(xiàn)這種情況一般不會是行同步或者場同步信號的延時引起的，基本可以排除這方面的影響?？梢詸z查是否存在時序或者時鐘頻率上存在差異引起的。
解決方法：碰見這種情況首先應(yīng)該做的就是先仔細(xì)計算DMA傳輸參數(shù)，精確適配行場信號。
