儀器儀表商情網(wǎng)訊：經(jīng)過漫長的流程，從設(shè)計(jì)到制造，終于獲得一顆 IC 晶片了。然而一顆晶片相當(dāng)小且薄，如果不在外施加保護(hù)，會被輕易的刮傷損壞。此外，因?yàn)榫某叽缥⑿?，如果不用一個較大尺寸的外殼，將不易以人工安置在電路板上。因此，本文接下來要針對封裝加以描述介紹。
目前常見的封裝有兩種，一種是電動玩具內(nèi)常見的，黑色長得像蜈蚣的 DIP 封裝，另一為購買盒裝 CPU 時常見的 GBA 封裝。至于其他的封裝法，還有早期 CPU 使用的 PGA(Pin Grid Array;Pin Grid Array)或是 DIP 的改良版 QFP(塑料方形扁平封裝)等。因?yàn)橛刑喾N封裝法，以下將對 DIP 以及 GBA 封裝做介紹。
傳統(tǒng)封裝，歷久不衰
首先要介紹的是雙排直立式封裝(Dual Inline Package，DIP)，從下圖可以看到采用此封裝的 IC 晶片在雙排接腳下，看起來會像條黑色蜈蚣，讓人印象深刻，此封裝法為最早采用的 IC 封裝技術(shù)，具有成本低廉的優(yōu)勢，適合小型且不需接太多線的晶片。但是，因?yàn)榇蠖嗖捎玫氖撬芰?，散熱效果較差，無法滿足現(xiàn)行高速晶片的要求。因此，使用此封裝的，大多是歷久不衰的晶片，如下圖中的 OP741，或是對運(yùn)作速度沒那么要求且晶片較小、接孔較少的 IC 晶片。
▲ 左圖的 IC 晶片為 OP741，是常見的電壓放大器。右圖為它的剖面圖，這個封裝是以金線將晶片接到金屬接腳(Leadframe)。(Source ：左圖 Wikipedia、右圖 Wikipedia)
至于球格陣列(Ball Grid Array，BGA)封裝，和 DIP 相比封裝體積較小，可輕易的放入體積較小的裝置中。此外，因?yàn)榻幽_位在晶片下方，和 DIP 相比，可容納更多的金屬接腳，
相當(dāng)適合需要較多接點(diǎn)的晶片。然而，采用這種封裝法成本較高且連接的方法較復(fù)雜，因此大多用在高單價的產(chǎn)品上。
▲ 左圖為采用 BGA 封裝的晶片，主流的 X86 CPU 大多使用這種封裝法。右圖為使用覆晶封裝的 BGA 示意圖。(Source： 左圖 Wikipedia)
行動裝置興起，新技術(shù)躍上舞臺
然而，使用以上這些封裝法，會耗費(fèi)掉相當(dāng)大的體積。像現(xiàn)在的行動裝置、穿戴裝置等，需要相當(dāng)多種元件，如果各個元件都獨(dú)立封裝，組合起來將耗費(fèi)非常大的空間，因此目前有兩種方法，可滿足縮小體積的要求，分別為 SoC(System On Chip)以及 SiP(System In Packet)。
在智慧型手機(jī)剛興起時，在各大財(cái)經(jīng)雜志上皆可發(fā)現(xiàn) SoC 這個名詞，然而 SoC 究竟是什么東西?簡單來說，就是將原本不同功能的 IC，整合在一顆晶片中。藉由這個方法，不單可以縮小體積，還可以縮小不同 IC 間的距離，提升晶片的計(jì)算速度。至于制作方法，便是在 IC 設(shè)計(jì)階段時，將各個不同的 IC 放在一起，再透過先前介紹的設(shè)計(jì)流程，制作成一張光罩。
然而，SoC 并非只有優(yōu)點(diǎn)，要設(shè)計(jì)一顆 SoC 需要相當(dāng)多的技術(shù)配合。IC 晶片各自封裝時，各有封裝外部保護(hù)，且 IC 與 IC 間的距離較遠(yuǎn)，比較不會發(fā)生交互干擾的情形。但是，當(dāng)將所有 IC 都包裝在一起時，就是噩夢的開始。IC 設(shè)計(jì)廠要從原先的單純設(shè)計(jì) IC，變成瞭解并整合各個功能的 IC，增加工程師的工作量。此外，也會遇到很多的狀況，像是通訊晶片的高頻訊號可能會影響其他功能的 IC 等情形。
此外，SoC 還需要獲得其他廠商的 IP(intellectual property)授權(quán)，才能將別人設(shè)計(jì)好的元件放到 SoC 中。因?yàn)橹谱?nbsp;SoC 需要獲得整顆 IC 的設(shè)計(jì)細(xì)節(jié)，才能做成完整的光罩，這同時也增加了 SoC 的設(shè)計(jì)成本?；蛟S會有人質(zhì)疑何不自己設(shè)計(jì)一顆就好了呢?因?yàn)樵O(shè)計(jì)各種 IC 需要大量和該 IC 相關(guān)的知識，只有像 Apple 這樣多金的企業(yè)，才有預(yù)算能從各知名企業(yè)挖角頂尖工程師，以設(shè)計(jì)一顆全新的 IC，透過合作授權(quán)還是比自行研發(fā)劃算多了。
折衷方案，SiP 現(xiàn)身
作為替代方案，SiP 躍上整合晶片的舞臺。和 SoC 不同，它是購買各家的 IC，在最后一次封裝這些 IC，如此便少了 IP 授權(quán)這一步，大幅減少設(shè)計(jì)成本。此外，因?yàn)樗鼈兪歉髯元?dú)立的 IC，彼此的干擾程度大幅下降。
▲ Apple Watch 采用 SiP 技術(shù)將整個電腦架構(gòu)封裝成一顆晶片，不單滿足期望的效能還縮小體積，讓手表有更多的空間放電池。(Source：Apple 官網(wǎng))
采用 SiP 技術(shù)的產(chǎn)品，最著名的非 Apple Watch 莫屬。因?yàn)?nbsp;Watch 的內(nèi)部空間太小，它無法采用傳統(tǒng)的技術(shù)，SoC 的設(shè)計(jì)成本又太高，SiP 成了首要之選。藉由 SiP 技術(shù)，不單可縮小體積，還可拉近各個 IC 間的距離，成為可行的折衷方案。下圖便是 Apple Watch 晶片的結(jié)構(gòu)圖，可以看到相當(dāng)多的 IC 包含在其中。
